亚瑟王Asia的个人空间 http://blog.njhwhs.com/1760163 [收藏] [复制] [分享] [RSS]

日志

建立时间,保持时间,以及时钟skew对建立时间余量和保持时间余量的影响 ... ... ... . ...

热度 11已有 734 次阅读2019-11-4 11:02 |个人分类:IC| 时钟skew, 建立时间, 保持时间

寄存器能够稳定的把数据锁存起来,需要满足2个时间参数,一个是setup time,另外一个是hold timesetup time数据提前时钟沿到达的最小时间,hold time是时钟沿后数据保持的时间。如图4.1.1是集成电路中最常见的组合关系,Tco为从时钟上升沿处开始到寄存器输出端Q处有数据输出之间的时间间隔,Tdelay为组合电路,以及走线延时。

图4.1.1

探讨的问题:

数据dataA点开始到达C点,满足什么条件才能保证ff2稳稳的锁存住数据

clk_aclk_b没有时钟skew


建立时间:

如图4.1.2所示,data从第一个时钟上升沿也即t0时刻,传到C,需要经过ff1以及delay模块,耗时分别是TcoTdelay,在时刻t1到达C。第2个时钟上升沿在t2时刻才能到达。t2-t1data先于第2个时钟上升沿到达的时间,建立时间要求data要至少先于第2个时钟上升沿Tsu时间到达,t2-t1-Tsu为建立时间余量用Tsu_r表示,根据图4.1.2黄色区域可得如下公式:

上式中建立时间余量Tsu_r一定不能小于0,因此,

AIse:-16.0000pt;">

保持时间:

如图4.1.1所示,data要传到C,需要经历ff1以及delay模块,耗时分别是TcoTdelay.

现在关注图4.1.3所示的第2个时钟上升沿p2p2时刻ff2锁存住C上面的数据1,根据保持时间知识,ff2寄存的数据C要保持至少Thdp2时刻ff1锁存住的新数据0到达C所用的时间为Tco+Tdelay要比Thd大才能保证ff2输出稳定。

4.1.3黄色区域可得如下公式:

其中Thd_r为保持时间余量,一定不能小于0,因此,

clk_aclk_b之间有skew

建立时间:

图4.1.4

时钟无skew

因此,对比可知当有时钟skew时,建立时间空余量更大,因此更能满足建立时间的要求。

保持时间:

图4.1.5

对于ff1p3时刻锁存的新的数据0,传到C端的所用时间依然是Tco+Tdelay,对于ff2,相对于ff1p3其要过skew时间,p4才能锁存住数据1,依然要求C端数据1稳定的时间至少是Thd。根据黄色区域有如下公式:

skew

因此,对比可知当有时钟skew的时,保持时间空余量变小,因此不利于保持时间的满足。


发表评论 评论 (1 个评论)

回复 bagshtag1 2019-11-10 04:47
Thanks!!!

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /3 下一条

小黑屋| 关于我们| 联系我们| | ET创芯网 ( )

GMT+8, 2019-12-2 21:11 , Processed in 0.029681 second(s), 9 queries , Gzip On, Redis On.

Powered by X3.4

© 2001-2017

返回顶部
江西快3 贵州快3 股票配资 极速快3 江苏快3 福建快3 北京快3 澳门手机网投 智慧彩票投注 安徽快3