njithjw的个人空间 http://blog.njhwhs.com/505866 [收藏] [复制] [分享] [RSS]

日志

gvim 列模式插入递增数字

已有 189 次阅读2019-8-10 14:07 |个人分类:FPGA_Verilog

:let n=0 | g/data_\zs\d\+/s//\=n/|let n+=1

:17,32s/=/\=printf("= %d ",line(".")-17)

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

关闭

站长推荐上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( )

GMT+8, 2020-2-19 05:43 , Processed in 0。024318 second(s), 7 queries , Gzip On, Redis On。

Powered by X3.4

© 2001-2017

返回顶部
江苏快3 股票配资 福建快3 北京赛车PK10计划 福建快3开奖 极速快三 江苏快3 内蒙古11选5 秒速时时彩 内蒙古快3